新一轮AI浪潮下，聚光灯下的主角已从“芯片”转向了“系统”。作为算力提升的核心手段之一，Scaleup范式正从单芯片转向以机柜为单位的整体性能跃迁。在这一架构下，几十至上百个GPU、CPU、内存、存储等单元，通过高速互联网络在机柜内整合为一个深度耦合、协同工作的“超级计算单元”。
在ICCAD2025主论坛，国内EDA代表企业芯和半导体CEO兼总裁代文亮博士在主旨演讲中从系统级视角阐释了“芯片设计到系统级集成设计”的趋势，以及由此所引发的一系列EDA工具与设计体系的挑战。
图：芯和半导体CEO兼总裁代文亮博士
2025年，芯和半导体全面开启“为AI而生”战略，“EDA For AI”和“AI+EDA”双线并进。
EDA FOR AI的含义，就是用EDA成就更好的AI基础设施。芯和凭借在 Chiplet、先进封装与系统领域的长期积淀以及多物理场仿真分析的技术优势，在“从芯片到系统全栈 EDA”领域建立了先发优势，全方位支撑 AI 算力芯片、AI 节点 Scale-Up 纵向扩展， AI 集群 Scale-Out 横向扩张，保障 AI 算力稳定输出。ICCAD上，芯和展示了三大核心平台：Chiplet先进封装设计平台、封装/PCB全流程设计平台及集成系统仿真平台。三大平台全面对标，赋能 AI 硬件设施设计——从芯片级、节点级到集群级的算力、存储、供电和散热挑战。
AI时代Chiplet应运而生
代博士称，AI是第四代工业革命的核心驱动力，对AI时代来说，从云、管、端各个领域都有渗透，特别是在云端AI应用场景越来越多。AI是算力决定一切，所以算力也叫基础设施。
在半导体技术持续向前的征程中，芯片制程的演进正逐渐触及物理与工艺的双重极限。随着制程节点不断向更小尺寸推进，导致单纯依靠缩小晶体管尺寸来提升芯片性能的路径愈发艰难，且成本呈指数级增长。在此背景下，Chiplet先进封装技术凭借其独特的优势，成为突破芯片性能瓶颈、实现高性能计算的关键途径。
Chiplet先进封装技术通过优化芯片间的互连方式，显著提高了数据传输带宽，降低了信号延迟，为高性能计算、人工智能等对数据传输速度和计算能力要求极高的领域提供了有力支持,是目前全球所有AI算力芯片的通用架构。
为了解决Chiplet之间的互联问题，全球半导体行业共同制定了UCIe标准。 UCIe标准经历了多个版本的迭代，从1.0到如今的4.0，不断发展和完善。它涵盖了各种IO、协议和标准，对速度、频率、功耗等关键参数都制定了一系列严格而细致的规范。
在UCIe标准的框架下，不同的芯片厂商可以按照统一的标准设计和制造Chiplet。芯片厂商可以专注于自身擅长的领域，发挥各自的技术优势，开发出具有特色的Chiplet产品。而当这些Chiplet需要集成到一个系统中时，由于遵循了统一的标准，它们能够轻松地实现互联互通，大大提高了系统的集成度和可靠性。
代博士称，芯和半导体自主研发的Chiplet先进封装设计平台打通了从芯片、载板到封装的跨层级协同设计与分析链路。其核心突破在于多物理场协同仿真能力：不仅支持大规模数据通道的互连分析、信号完整性分析、电源完整性分析，更整合电-热-应力等多物理场仿真，实现系统级性能与可靠性的闭环优化。这一设计仿真方法学直击Chiplet设计的核心痛点——将传统割裂的芯片设计与封装仿真分析方法升级为系统驱动的协同流程STCO，显著减少设计迭代次数，加速AI算力芯片的上市。
EDA跟生态强相关
代博士称，Chiplet片上设计并非孤立存在，更像一个紧密协作的团队、有机统一的系统。从芯片层面延伸至整个系统维度，可将其称作一种协同共进的模式。
如今，单纯依赖芯片工艺、单点架构优化已无法支持算力的指数级提升，必须通过算力、互连、存储和封装等多个维度、系统层面的协同创新，才能实现算力的指数级增长。也意味着，设计的优化不再囿于晶体管与工艺协同（
DTCO-DesignTechnologyCo-Optimization），而是扩展到系统架构（STCO-SystemTechnologyCo-Optimization）的整体联动。
代博士表示，AI 大数据芯片首先要关注Scale up能力。得益于 Chiplet 技术的推进，可以实现板卡间的直接堆叠，形成类似英伟达 NVLink 72 和华为 384 超节点所展示的体系结构。在实现 Scale up 后，还需进一步布局Scale out。
要达成这些目标，关键在于多项核心技术的真正落地。其中，先进封装技术至关重要，并且先进封装、PCB 以及整机系统这三者必须统筹考量、协同规划。过去连接器、高速板、板材等部件或许并未受到足够重视，但随着 AI 技术的迅猛发展，PCB 加工厂承接的 AI订单已出现数倍增长，足见 AI 产业带来的强劲推动力。
由此可见，从芯片到系统的全流程，必然要秉持STCO理念，实现系统层面的全方位覆盖。芯片的仿真与设计过程不仅耗时漫长，且对工程师的专业水平要求极高。在此情形下，我们不禁思考：能否借助AI技术来优化这一流程？
AI + EDA
代博士称，在面对海量案例与数据时，芯和期望达成这样一种理想状态：当新数据输入时，结果能够瞬间呈现。
AI 时代，数据堪称重中之重。在芯和内部以及研发过程中，所有数据资源都具备相互共享、相互借鉴的巨大潜力，这具有极为重要的意义。
代博士称，芯和半导体的目标是真正实现物理设计与物理仿真的一体化。具体而言，就是高效完成求解矩阵、求解方程等核心任务。从物理AI的发展层级来看，最低层级如同爱迪生通过大量实验探索创新；再往上一层，能像门捷列夫发现元素周期表那样，挖掘出数据背后的规律；而最高层级则如同牛顿总结出物理定律。我们期望EDA与AI也能朝着这个方向取得突破，实现“AI for science， AI for EDA”的愿景。
代博士总结指出，从EDA公司的视角来看，EDA技术必然与产业生态紧密相连、强相关。我们有必要将EDA、IP设计、封装测试、系统应用以及整机制造等各个环节的标准全面整合提升，这一举措具有极其重大的意义。正因如此，我们强调“芯和璀璨”的理念，芯和半导体EDA正是为助力AI发展而生。