1.UCIe 2.0版本发布引发担忧，因其复杂性被认为过于复杂。
2.然而，UCIe 2.0中的许多新功能都是可选的，对于不面向未来芯粒市场的设计而言，支持这些功能并非必需。
3.与UCIe竞争的是专有设计，如BoW，两者各有优缺点。
4.事实上，标准选项过多是否实用仍是讨论焦点，部分企业可能会挑选采用一些功能。
5.与此同时，其他企业将密切关注这两种标准，或许会挑选采用一些功能，并等待能够带来回报的市场出现。
以上内容由腾讯混元大模型生成，仅供参考
（本文编译自Semiconductor Engineering）
UCIe是先进封装中芯片间互连的标准，最近因其2.0版本的发布，被指“过于复杂”而引发担忧。但事实上，这个版本中的许多新功能都是可选的，这一点似乎在公众讨论中被忽视了。
事实上，对于不面向未来芯粒市场的设计而言，支持该潜在市场的新功能并非必需。
“这对UCIe来说既是福也是祸，”Cadence高级产品营销事业部总监Mick Posner表示，“该规范定义了许多变体，您可以根据具体需求进行定制。它适用于从汽车到高性能计算、从人工智能到军事/航空航天等各个领域，因为它具有多种版本。但对于IP提供商来说，这同样是一个难题——如何支持所有这些版本？”
图1：多芯片封装的UCIe PHY。
图源：Cadence
两种标准——线束(BoW)和UCIe——正与专有设计形成竞争。如今，后者占据主导地位，因为几乎所有正在进行的项目都是内部项目，所有芯粒均由内部创建和应用。因此，与外部芯粒的互操作性还不是问题。
对于推动广泛的芯粒互操作性而言看似必需的功能，对封闭式设计（captive designs）却效用甚微，且行业已表明，不愿在不需要这些功能的设计中构建此类能力。
然而，UCIe 2.0中一个关键的信息尚未引起人们的关注：“UCIe的一组功能是可选的，”UCIe联盟营销工作组主席Brian Rea表示，“对于不会使用的功能，你无需在芯片中集成。UCIe与PCIe、CXL和NVMe等其他行业标准类似，具有灵活选择。”
未来市场前景
如今，商用先进封装产品均来自资金雄厚的公司，并拥有自主研发所有组件（可能不包括HBM）的资源。此类项目通常源自解构的SoC，其中计算核心等模块可以独立成为芯粒，以扩展计算能力或降低成本。其他模块（例如缓存或I/O）则可分离成独立的芯粒。
当单片版本超出光罩限制或需要极其昂贵的先进制程节点时，这些项目尤其具有优势。作为此类SoC的原始设计者，每个独立的SoC芯粒都源自该公司。除了HBM（其本质是芯片堆叠而非单个芯粒）之外，商用芯粒尚未得到广泛应用，这使得设计公司能够完全控制芯粒间的交互方式。
从长远来看，行业愿景是建立一个类似于目前软设计IP的通用市场。
然而，它与IP有一个很大的区别。“RTL IP模块并非直接可即插即用，”UCIe联盟可管理性和安全性工作组联合主席Peter Onufryk指出，“需要大量‘粘合逻辑’。而有了芯粒，你就不用再添加这些‘粘合逻辑’。它们只需互连在一起就可以。”
但如果一家公司无法掌控所有芯粒，就必须在一系列参数上达成广泛共识，以确保架构师能够从不同公司采购芯粒，并实现即插即用。
尽管这样的市场尚未形成，但UCIe联盟表示，他们正在推出必要的功能，以引导那些开拓市场的企业。“这些功能着眼于开放芯粒生态系统的未来发展和向后兼容性，”新思科技产品管理执行总监Manmeet Walia表示。“而让其成为可选项，是大多数客户所希望的。”但目前，大多数应用场景不太可能包含这些额外功能。
管理功能可全部或部分选择
UCIe 2.0引入的大部分功能是用于确保启动和可组合性的管理特性。这些功能通常影响通信栈的更高层，而不是物理层。因此，启动过程只读取少量寄存器即可完成设置。虽然此类寄存器读取存在延迟，但延迟幅度很小。
管理命令可通过两个接口之一发出。“UCIe有一个main-band接口，即主要数据路径，”Onufryk表示，“每个模块还配备了一条side-band线，用于链路训练。管理命令可以在side-band或main-band上运行。”
一旦实施，这些管理功能提供一系列功能，每个功能都是可选的。它们包括：
发现封装内的芯粒及其配置；
芯粒配置和寄存器值的初始化；
固件下载；
电源和热管理；
错误报告；
性能监控和遥测；
日志和崩溃转储信息检索；
自检、制造和装配测试以及调试；
添加管理网络（side-band；也可改用main-band）；
辅助信号规格，例如时钟、复位等。
从高层次来看，这些功能各自都具备明确的实用价值，但它们远远超出了两个芯片之间最小连接所需的范围。
多种其他可选功能
许多此类功能需要在处理器上运行的管理软件支持。但最低限度的必需功能旨在实现blind die启动，即芯粒之间的连接必须在无需处理器先行启动的情况下即可正常工作。
该规范包含一些强制性元素，例如通道反转，必须在没有外部控制的情况下处理。“就像在PCIe中一样，我们可以翻转通道的顺序，”Onufryk解释道，“如果你在芯片的东侧或西侧连接一个芯粒，然后又想在北侧或南侧连接，就必须翻转通道顺序。因此需要一个多路复用器来实现通道翻转。”但即使是这种“强制”功能，在定制实现中也是可有可无的。
重要的是，无论强制性还是可选性的电路功能，规范仅规定行为而非设计细节。“规范不会告诉你如何设计电路，”Eliyan战略营销副总裁Kevin Donnelly表示，“事实上，他们特意避免了此类细节。”
值得注意的是，之前的版本也提供了可选功能。“即使是UCIe 1.1也提供了可选项，如果你想要实现非原生的die-to-die模式的UCIe–UCIe连接，仍有一定灵活性，”西门子EDA中央工程解决方案总监Pratyush Kamal表示。
作为典型代表的“发现”功能
“发现”（discovery）是引发较多讨论的功能之一。受 PCIe 等标准中该术语传统用法的影响，人们基于对“发现”一词的不同解读产生了更高程度的关注，而许多解读与该功能的实际意图存在偏差。
发现是许多网络的重要特性，尤其是那些具有动态配置选项的网络。如果网络可以在添加或缺失任意数量的卡或节点的情况下启动，那么每次启动都必须考虑所有存在的组件。这可以称为动态发现，以强调组件可在网络中动态增减的特点。
当然，这在先进封装场景中几乎没有实际意义。虽然确实存在某种可能性，如有人会拆开先进封装，更换芯粒，然后重新组装，使其仍然能够正常工作，但实际发生这种情况的概率几乎为零。
相反，确认封装内容（本质上是清单盘点）并协商芯粒通信所需的底层功能可能更具实用价值。这种方式可称为静态发现或枚举。
两者的区别很重要。动态发现需要更多的通信，因为它从零开始。使用芯粒，设计者事先已知预期组件，因此只需快速读取寄存器即可完成确认。这就是UCIe 2.0发现功能的精髓。
部分贴近标准制定的人士则疑惑，为何简单的寄存器读取会被视为“繁重”。“发现功能的成本仅是只读寄存器，”Onufryk表示，“它实际上比PCIe枚举更简单，但原理非常相似。”
功能捆绑
一些人认为，各种功能可能会自然形成面向特定应用的组合，甚至可能得到UCIe联盟的认可。
新思科技提供三种不同级别的UCIe接口IP，分别为“合规版”（Compliant）、“兼容版”（Compatible）和“定制版”（Custom）。“合规版完全符合UCIe规范，”Walia解释道，“兼容版可以与另一端通信，但可能不符合规范的全部限制。定制版则会精简功能，以降低功耗、优化指标并实现轻量化。”
这引发了关于“标准选项过多是否实用”的讨论。“如果选项有清晰的层级划分，则易于管理，”Ansys产品营销总监Marc Swinnen表示，“但如果选项杂乱无章，每家企业都自成一派，那么标准将名存实亡。”
但即使是最接近标准的企业也可能有所调整。Onufryk表示：“英特尔内部使用UCIe时，会针对特定用例修改数据链路层，因为我们的出货量极大。市场将决定哪些功能有用、哪些无用——有用的功能会不断演进，无用的则自然淘汰。”
与BoW竞争
在BoW和UCIe的演进竞争中，两者都通过定制专有实现进行竞争，并且这些定制版本可能会在一定程度上保留下来。
目前，BoW与UCIe的竞争尚无明确赢家。BoW通常被认为更轻量，而UCIe的新功能可能进一步强化了这一印象。考虑到UCIe的可选功能，问题随之变成了：“在最小可行配置下，哪一标准更轻量？”
对此没有明确答案。部分要素仍使 BoW 略占优势，但选择标准需考量的远不止“重量”这一单一维度。收发器和信号布局是两个功能示例。
BoW允许使用收发器。在通道的两侧各有一个发射器和接收器，可在同一条线路上发送或接收数据。使用标准技术时，这必须是半双工通信。全双工则需要两条线路，每个方向各一条。
UCIe不允许使用收发器，所有通道都有两条线路。这意味着，对于可能允许使用收发器的应用，BoW所需的线路数量仅为UCIe的一半。
作为该标准的一个独特方面，UCIe还包含了凸块细节。“UCIe 指定了凸块的位置、接地和电源的数量、物理方向以及元件布局方式，”Donnelly指出。其目的是指定PHY占用空间（UCIe联盟称之为“外形尺寸”），以帮助评估实施的合规性。
BoW没有这样的要求，它允许任何凸点图案或封装尺寸和形状。Donnelly表示：“你可以随意设计凸点的深度或宽度，但使用BoW实现不同间距和PHY尺寸的芯粒互连接，可能比完全遵循UCIe规范更困难。”一些设计师认为，这种外形尺寸灵活性让BoW变得更“轻”，至少就这一点而言。
一场文明之争
UCIe和BoW之间的差异并非微不足道，甚至两者的理念也截然不同。但两者都有丰富的实际应用案例，因此双方都有拥护者。宣传“复杂功能为可选”这一理念，或将有助于UCIe实现更轻量级的设计。
然而，尽管竞争如此激烈，许多IP提供商和其他参与die-to-die互连的厂商都对这两种标准持积极态度，不愿贬低其中任何一种。双方公开的互相攻击很少。因此，这与其说是一场全面战争，不如说是让双方各展所长，再看结果如何。
与此同时，专有的封闭设计仍将持续存在。部分原因可能源于标准的本质特性。“专有解决方案可以针对特定设计进行高度优化，在面积和功耗方面均能提供卓越的效率，”弗劳恩霍夫IIS自适应系统工程部高效电子部门负责人、先进系统集成组组长Andy Heinig表示，“此外，标准更新通常演进较慢，因为更新需要多个利益相关者达成共识。相比之下，专有方案可通过更快的迭代采用新功能。”
另一些人认为，实施行业标准的芯片间接口有很多好处。“如果要将芯粒作为产品出售，这些特性至关重要，”Arm架构产品管理总监Mark Knight表示，“但如果半导体公司将芯粒作为制造技术来混合工艺节点或将更多晶体管封装在一起，而又不想出售芯粒，那么他们可能会选择在这些芯粒之间使用定制接口。”
有一个企业明显例外，不会盲目追随标准化潮流。英伟达可以继续利用其封装内的NVLink，该技术正是为满足企业自身芯粒的需求而设计的。
与此同时，其他企业都将密切关注这两种标准，或许会挑选采用一些功能，并等待能够带来回报的市场的出现。