要想实现可扩展的通用量子计算，则需以容错的方式实现一套通用逻辑门，而其中的主要难点在于非Clifford门的实现。
12月31日，清华大学、北京大学、量子信息与量子科技前沿协同创新中心组成的研究团队在《npj Quantum Information》期刊上发表题为“Efficient fault-tolerant implementations of non-Clifford gates with reconfigurable atom arrays”（在可重构原子阵列中高效容错地实现非Clifford门）的研究论文。Yifei Wang为论文第一作者，顾颖飞研究员、刘子文助理教授为论文共同通讯作者，陈文兰副教授、胡嘉仲副教授亦参与此项工作。
研究证明，可重构原子阵列平台的若干特征本质上非常适合应对这一关键挑战，有望显著提升逻辑门操作的保真度与效率。具体而言，本文探讨了一系列不同的策略，包括魔法态蒸馏、序连码阵列以及容错的逻辑多受控Z门，这些策略充分利用了平台的核心优势，例如非局域连接性、并行门操作、集体可移动性以及原生的多受控Z门。研究为在实验中高效地实现逻辑门提供了宝贵见解，并为基于可重构原子阵列的容错量子计算全周期演示指明了方向。
研究背景
实现可靠的大规模量子计算具有推动重大技术进步的潜力，但是量子系统本质上容易受到噪声和错误的影响，所以在实际操作中面临巨大挑战。解决这一问题的关键思路是量子纠错（QEC），其中的核心要素是用于编码量子系统逻辑信息的量子码。通过错误检测和纠正程序，可以抑制逻辑错误率。为了在实践中实现大规模通用量子计算，还需要在逻辑量子比特层面以容错的方式执行一套通用量子门操作。
最直接的容错逻辑门是通过量子码的横向门实现的，这些门以作用于相互独立的物理子系统（如单个码比特）的张量积形式存在。然而，根据Eastin和Knill的不可行定理，任何非平凡量子纠错码上的横向算符都无法形成通用操作，这促使研究人员探索其他实现容错逻辑门的方法。总体而言，Clifford门是“简单”的部分——它们可以通过经典方法高效模拟，且相对容易实现容错保护。然而，要实现通用量子计算，必须包含非Clifford门（如T门和CCZ门），这成为实现通用性的一大瓶颈。为了解决这一问题，研究者们已经提出并开发了多种框架，包括魔法态蒸馏（Magic State Distillation，MSD）、码序连（Code Concatenation）以及码切换（Code Switching）。
从实际角度来看，当系统架构或相互作用结构限制在二维（2D）或更低的空间维度时，非Clifford逻辑门的容错实现面临根本性障碍，而这些限制在许多实验平台中更为可行。特别是，对于二维稳定子码（如表面码，它是实现容错的首选方案）甚至子系统码，能通过横向操作或恒定深度量子线路实现的门仅限于Clifford门。因此，由于需要长程相互作用，容错的非Clifford逻辑门在实验中尤其难以实现，且在实验中很大程度上尚未得到充分研究（最近的一项开创性研究在量子错误检测码[[8, 3, 2]]上实现了逻辑CCZ门，但并未形成系统的容错方案）。
本文提出一种基于可重构原子阵列量子处理器的方案，这是一种新兴的硬件架构，能够实现高度并行且动态的全互联门操作，从而克服了上述几何局限性。研究结果表明，该平台的原生特性在实现非Clifford门方面具有独特优势。
实验方案
研究分析了几种硬件高效的非Clifford逻辑门容错实现方案，主要包括魔法态蒸馏、序连码阵列以及容错逻辑多受控Z门。这些方法均充分利用了原子阵列实验平台的特性，特别是其可重构性和高效并行控制能力，带来了显著的优势（详见表1）。
表1：本文所考虑的非Clifford门的高效容错实现的主要方案总结，以及可显著提高其效率的可重构原子阵列平台的特性
魔法态蒸馏实验
在物理层面的T门辅助比特蒸馏中，实验采用了[[15, 1, 3]]Reed-Muller码（QRM）。该码是3D码，在2D中用局域门实现编码效率低，需大量交换门实现长程CNOT门，而原子阵列的可重构性可解决此问题。
在逻辑层面，若用表面码进行蒸馏，需非局域逻辑CNOT门，原子阵列的特性可减少开销。为评估可行性，基于简化错误模型模拟蒸馏过程，研究者考虑CZ门的独立Z错误，在不同输入辅助比特噪声和CZ门保真度下多次模拟。结果显示，在当前先进的CZ门保真度99.5%下，输入不纯度高于1%时可实现盈亏平衡。研究还发现可通过提高关键门保真度降低成本，利用标志协议可进一步减少输出错误对关键门的线性依赖，如将关键门从5个减到2个，输出错误从3.5p降至2.5p。
序连码阵列实验
研究以[[7, 1, 3]] Steane码和[[15, 1, 3]] QRM码为例展示序连码阵列实现通用逻辑门。将物理比特排列成7×15阵列，利用原子阵列的并行门操作和集体移动性实现逻辑门。如实现逻辑T门需在7比特码物理层应用4个CNOT门和1个T门，实现逻辑H门需对每个15比特码应用14个CNOT门和1个H门，且原子移动可并行执行CNOT门。
基于已有架构和技术估算逻辑T和H门的时间成本，原子移动速度约0.5m/s，典型移动时间约20μs，加上其他过程，逻辑T门实现约0.84ms，逻辑H门约3.76ms，相比原子比特退相干时间，可通过优化策略和技术进一步降低时间成本。
容错逻辑多受控Z门实验
利用可重构原子阵列天然实现多受控 Z门（$C^{m}Z$，m≥2时为非Clifford门）的优势，研究探讨了其在特定场景应用及为线路编译提供门选择的作用。基于多种稳定子码（如[[15, 1, 3]]、[[49, 1, 5]]等）和不同维度的拓扑码（如D维环面码），说明可通过横向物理门实现相应逻辑门，且某些结构可直接推广到高维，体现了高维码和多受控Z门在该平台的适用性，有助于实现量子计算通用性和灵活性。
图1：魔法态蒸馏及其在通用容错量子计算中的作用
图2：通过蒙特卡罗模拟得到的双量子比特门错误对T门蒸馏的影响
图3：通过码序连实现通用逻辑门集的并行操作
图4：T辅助量子比特的魔法态蒸馏电路。
图5：利用旗帜量子比特顶栏（flag qubit gadget）检测量子比特1上的错误
图6：旗帜顶栏的影响
讨论
非Clifford门的实现成本高昂，但在容错通用量子计算中不可或缺。本文详细描述了可重构原子阵列平台的原生特性如何在容错实现非Clifford门方面带来独特优势。研究对魔法态蒸馏和序连码两种方法进行了深入分析。此外，基于该平台中多受控Z门的独特可行性，研究专门探讨了利用多受控Z门实现容错逻辑多受控Z的量子码。
除了本文详细分析的方法外，容错通用门的实现还有其他方案。其中一个成熟方法是码切换，通过调整规范自由度实现横向的通用量子门。然而，这种方法也不可避免地涉及二维以上的量子码，因此原子阵列的可重构性再次成为关键。此外，进一步探索相关方法的应用，如标志比特和实时解码，也可能具有重要价值。
另一方面，系统地评估和比较不同容错方法在可重构原子阵列平台以及其他平台上的资源成本同样重要。文献中如魔法态蒸馏与使用颜色码的码切换方案的比较，为这一领域提供了借鉴。此外，本文对不同类型非Clifford门实现方式的讨论，为量子线路编译提供了灵活性，使进一步优化逻辑量子计算的成本成为可能。从更广泛的角度来看，结合不同编译方案与实验平台特性来深入研究实现成本，具有重要的学术和实际意义。
此外，还有多种关于可重构原子阵列平台的量子计算方案，它们涉及其他方面的探索，例如将原子系统中占主导地位的泄漏错误转换为擦除错误，利用某些转换协议引入的偏置错误结构来实现更优的容错性能，通过原子重构型实现高度非局域的量子LDPC码，以及通过移动原子来增强表面码架构中逻辑量子比特的连接性。
随着实验技术的快速进步，当前正是探索和实施这些不同方法的理想时机，它们有望为实用量子计算铺平道路。
主要研究人员
顾颖飞，清华大学高等研究院研究员。研究领域为量子多体物理，特别是量子纠缠在凝聚态物理和量子计算中的关键作用。近期感兴趣的方向包括量子模拟与计算，尤其是原子阵列平台中的多体物理和量子纠错问题；量子开放体系的普适行为，例如密度矩阵中的量子反常与拓扑性质；量子多体中的纠缠与混沌。
刘子文，清华大学丘成桐数学中心助理教授。研究领域为量子信息和计算及其与数学和物理的交叉互动。
陈文兰，清华大学物理系副教授，研究方向为量子信息和量子模拟相关的基础物理研究和实用技术研发。
胡嘉仲，清华大学物理系副教授，研究兴趣主要为超冷原子和量子信息，及基于冷原子实验平台进行量子技术的开发和研究，包括以下几个方面：量子模拟多体物理系统、量子多体纠缠的制备和探测、量子气体显微镜的研究。
参考链接
[1]https://www.nature.com/articles/s41534-024-00945-3
[2]https://www.ias.tsinghua.edu.cn/info/1016/1763.htm
[3]https://ymsc.tsinghua.edu.cn/info/1033/3534.htm
[4]https://www.phys.tsinghua.edu.cn/info/1096/4444.htm
[5]https://www.phys.tsinghua.edu.cn/info/1097/4461.htm