AI浪潮对集成电路行业的变化是全方位的，不仅仅是制造端的制程工艺，还有更加上游的EDA及IP领域。
“当前，AI 模型正呈现出快速迭代的趋势，其发展速度远超传统芯片架构的更新步伐，给芯片设计领域带来了巨大挑战。”近期，芯易荟副总裁石贤帅在第三十届集成电路设计业展览会上发表的演讲《灵活、可配置的端侧AI推理处理器子系统 IP》中提到。
以往，主流的芯片架构主要采用ARM或x86，其他架构的市场份额极小。AI浪潮之下，具备开源、开放、极简特征的RISC-V进入芯片设计企业视野，并以此为基础开发相应的产品。芯易荟便是其中一员，其成立于2021年，最早基于RISC-V定制处理器的工具。经过这几年的沉淀积累，其目前专注于端侧AI芯片的工具化IP公司。
在上述演讲中，石贤帅介绍了芯易荟自主开发的灵活可配置的端侧 AI 推理处理器子系统 IP。他还表示，芯易荟凭借深厚的技术积累与创新思维，提出了一系列极具前瞻性的解决方案。其中，硬件子系统及软件工具链的自动生成显著提升了芯片对不同 AI 模型的适配能力，无需繁琐的手动调整，即可快速响应模型变化；多层次自动化验证则有效保障了芯片设计的准确性与稳定性，大幅缩短了验证周期，减少了潜在的设计风险；而适配存储需求的架构优化更是直击芯片存储瓶颈的关键痛点，使芯片在数据存储与读取方面更加高效流畅。
在本次展览会上，芯易荟集中展示了依托FARM（Flexible Advanced RISC Machine）技术自主研发的系列异构多核设计工具，包括全球首款C语言描述基于RISC-V基础指令集的DSA处理器生成工具FARMStudio、以及多核异构子系统设计工具DSSStudio。石贤帅表示，“芯易荟正在积极布局专注端侧AI推理芯片的工具化IP，助力AI产业加速迈向新的发展高度。”
当芯片设计企业在针对AI开发新的工具时，AI是否为企业所用，融入到产品当中？
对于这个议题，学界及产业界都有不少的讨论及设想。中国科学院计算技术研究所研究员李华伟在《智能EDA前沿——AI与EDA的协同进化之旅》一文中指出，“AI 的出现为新一代 EDA 设计带来了革命性的变化。通过利用深度学习、大语言模型等技术，AI 能够从大量的历史设计数据中学习模式和规律，从而为 EDA 过程提供更高效更智能的解决方案。”
事实上，目前，Synopsys、Cadence等公司都推出了各自的智能EDA工具，但目前的AI只能做到部分功能增强，而无法实现完全智能。这个情况不仅是在EDA领域，在IP领域同样如此。石贤帅也指出，在架构设计方面融入AI技术还不够成熟，但生成式AI已经逐步融入我们生活的方方面面。
石贤帅分享了公司如何利用其工具开发多核异构子系统，支持从低到高的不同级别算力需求。他们提供基于自主研发工具和官方柔性IP库的产品组合，包括处理器、DMA IP、TPU和VPU等组件，可以根据客户需求灵活配置，快速定制指令，加速各种算法。针对AI大模型推理和AI+MCU应用，芯易荟提供了差异化的产品和服务，帮助传统MCU厂商增加AI功能，实现更高性能的应用。“我们主要关注推理端，针对小算力到大模型的应用场景。芯易荟的异构多核设计平台针对不同的应用算力的场景提供定制化解决方案，我们的工具可以帮助客户进行快速的架构探索和迭代，增加差异化功能。我们的IP则可以帮助客户固化特定算法，提高性能。我们最近在AI大模型方向有重大突破，芯易荟AI子系统IP在LLAMA2-7B推理的模型下，单位算力推理性能可达45 Token/s/TOPs，并且算力规格灵活可定制。” 石贤帅说道。
“芯易荟紧跟AI化发展的步伐，正在积极布局专注端侧AI推理芯片的工具化IP”。石贤帅表示，芯易荟基于工具化IP，客户可以根据应用场景拓展指令，提供很大的灵活性。在多样复杂的环境下，如AI应用下，可以做到快速算法实现和迭代。