后摩尔时代 EDA能为芯片性能提升做些什么？

在过去的几十年里，摩尔定律一直引领着半导体行业的进步方向，芯片的制程工艺从微米级迭代到纳米级，最近正向埃米级展开攻关。随着工艺的进步，摩尔定律也似乎逐渐失灵，然而以AI为代表的下游应用对于芯片性能提升的需求却依旧强大。

如何在工艺逼近物理极限的情况下，在保证经济效益的前提下，尽可能提升芯片性能成为半导体产业链需要思考的问题。

图源 | ICCAD

在此背景下，技术层面，Chiplet及先进封装技术被大力推广，而在产业协同方面，DTCO（设计-技术协同优化）和STCO（系统-技术协同优化）概念被广泛接受。

以DTCO为例，这是一种通过设计与制程技术的协同来实现整合优化的方法，目标在于提升效能、功耗效率和良率，通过与EDA、IP公司合作，三星正在推动整个生态的工艺提升。台积电中国总经理罗镇球在演讲中表示，随着晶体管密度提升，DTCO的作用将愈发显著。在当前7nm及未来3nm节点，DTCO的贡献比例甚至与光学微缩相当。

对于DTCO及STCO模式，西门子EDA全球副总裁兼中国区总经理凌琳在接受采访时表示，EDA行业的发展已经从滞后于工艺转变为与之同步甚至提前规划。为了应对这一变化，EDA厂商需要深入挖掘工艺演进潜能，达到更高的PPA（功率、性能、面积），这也是为什么EDA参与DTCO、STCO流程变得尤为重要。

DTCO、STCO更多是在运营模式上给EDA企业带去变化，而Chiplet则是在技术层面为EDA带来了挑战。

传统的芯片是平面架构，而通过Chiplet技术所打造的则是立体的3D芯片，尽管只是从2D提升到3D，但过程中所要解决的问题却急剧增加，如散热、翘曲、机械应力、信号完整性等等。曾有业内人士表示，“3D IC改变的不仅仅是问题的规模，还有问题的性质，挑战在于我们有一个芯片团队、一个封装团队、一个系统团队，他们处理不同的规模、不同的工具、不同的语言、不同的格式，它们都与 3D IC 碰撞在一起，而工具还没有准备好。”

对于3D IC给设计带来的复杂度提升情况，凌琳表示，西门子EDA作为工具链的提供者，与上游制造、设计协同，整合了先进的封装工具集，包括热分析、应力仿真等工具，提供一个套件，让设计客户能够尽快进行设计、连线、验证、测试，并尽快放到制造端。同时，西门子EDA还横跨PCB软件和系统级仿真等领域，期望能够把未来的设计周期缩短，推动产品更快上市。

对于如何提供从概念到制造流程的全覆盖的综合设计平台，凌琳表示，这是技术演进的必须，需要看整条链上的优化。西门子EDA不仅有IC的工具，还有PCB的软件，并对这块的理解比较早。西门子的工业软件有基于系统级的仿真，包括基于物理场的仿真、基于流体力学的模拟和仿真等。西门子期望能够把这些东西综合在一起，形成一个比较完整的数字孪生的平台。

2023年起，Open AI开发的ChatGPT一经推出，便给全球科技领域来了一点点小小的震撼，通用大模型在文字处理、信息搜索等方面给使用者带来了不小的便利，同时改变着科技行业的格局。

当AI在推动半导体行业变化之时，又是否能为半导体行业所用？

据凌琳透露，西门子EDA其实早在多年前就已经开始将这些技术应用于数据分析以提升良率和生产线管理，凌琳表示：“AI技术可以帮助EDA工具更加智能地处理数据、优化布局布线以及加速仿真验证等过程，从而提高设计效率和准确性。”

据了解，目前西门子EDA已经将不少AI功能导入其EDA工具中，比如Solido DE (Solido Design Environment)，就是一个全面由AI驱动的SPICE级设计环境，集成了AI和云部署技术。Solido DE可以借助AI来帮助用户确定优化途径，改进电路PPA并提供良率分析，比传统的蒙特卡罗分析法要快上几个数量级。今年年中，西门子EDA发布了全新的Catapult AI NN软件，用于ASIC和SoC上神经网络加速器的高级综合，可以将AI框架中的神经网络描述转换成C++，并综合成Verilog或VHDL，用于ASIC、FPGA或SoC上的实现。这样可以使得AI开发人员在软件开发的过程中，在芯片设计上获取最佳的PPA表现。

不过，凌琳强调，虽然完全由AI独立设计芯片还为时尚早，但在上述几个方面已经有了实质性进展，例如在特定问题处理上表现出色，有助于版本更新和QA工作。“虽然AI还未达到创造性设计的水平，但我们正朝着智能化方向发展。公司会持续投资AI技术的演进，并将其融入工具集和上下游链接中。”