一、 EMI 对策
1. π型滤波
π型滤波器包括两个电容器和一个电感器，它的输入和输出都呈低阻抗。π型滤波有RC和LC两种，
在输出电流不大的情况下用RC，R的取值不能太大，一般几个至几十欧姆，其优点是成本低。其缺点是电阻要消耗一些能量，效果不如LC电路。滤波电容取大一点效果也不错。
LC电路里有一个电感，根据输出电流大小和频率高低选择电感量的大小。其缺点是电感体积大，笨重，价格高。现在一般的电子线路的电源都是RC滤波。
2 串接磁珠或线圈
“磁珠”(magnetic bead)的全称为铁氧体磁珠滤波器，是近年来问世的一种超小型磁性元件它是将铁氧体材料(或非晶合金)与导线在高温下烧结而成的。
共模电感（Common mode Choke），也叫共模扼流圈，常用于开关电源中过滤共模的电磁干扰信号。在设计中，共模电感也是起EMI滤波的作用，用于抑制高速信号线产生的电磁波向外辐射发射。
共模电感是一个以铁氧体等为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，线圈的绕制方向相反，形成一个四端器件。当两线圈中流过差模电流时，产生两个相互抵消的磁场H1、H2，此时工作电流主要受线圈欧姆电阻以及可以忽略不计的工作频率下小漏感的阻尼，所以差模信号可以无衰减地通过，如上图所示；而当流过共模电流时，磁环中的磁通相互叠加，从而具有相当大的电感量，线圈即呈现出高阻抗，产生很强的阻尼效果，达到对共模电流的抑制作用 。因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。
3. ESD防护器件（如TVS）
序号 | 名称 | 定义 |
1 | 最大反向工作电压（VRWM） | TVS保护电路的过程中，在一定的反向电流（IR）下，TVS两端的电压值为最大反向工作电压。 |
2 | 击穿电压（VBR） | TVS管处于击穿的区域内，在一定的测试电流（IT）下，TVS两端的电压为击穿电压。 |
3 | 最大钳位电压（Vc） | 在脉冲峰值电流作用下TVS两端的最大电压值称为最大钳位电压。最大钳位电压与击穿电压之比称为钳位系数。 |
4 | 漏电流（IR） | 当最大反向工作电压VRWM施加到TVS上时，TVS管有一个漏电流，在汽车电子中，这个参数影响到静态电流。 |
5 | 最大反向脉冲峰值电流（IPP） | 规定的脉冲条件下，TVS管击穿时允许通过的最大脉冲峰值电流。 |
6 | 反向脉冲峰值功率（PPP） | TVS管能够承受的最大脉冲功率，取决于脉冲峰值电流 IPP 和最大钳位电压Vc，与脉冲波形、脉冲时间及环境温度有关。 |
4. 模块分割
分割是指用物理上的分割来减少不同类型模块之间的耦合，尤其是通过电源线和地线。一般用L和C作为板子上的每一部分的过滤器，用以减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。接口电路可能会需要静电释放和瞬时抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
4.1 滤波去耦
电源输入端要有滤波电路，如π（CLC）型滤波，电容建议100uF以上。每个芯片电源管脚必须放置 0.1uF 的电容。电解电容旁边要有高频旁路电容。MCU RESET管脚并0.01uF去耦电容。
4.2 器件防护，IO口处理
电在一些易受干扰的线路上可以通过磁珠来抑制对于频段的噪声，用TVS来提高ESD防护能力。设计时可以先预留，有测试问题后再进行具体的debug。
4.3 敏感电路处理
- 石英晶振的话外壳要接地，底部挖空，避免走线；
RESET等重要信号设计监控电路（看门狗）；
IIC等总线和异常反馈信号线上加上拉或下拉电阻；
在满足设计需求的前提下，尽量降低时钟速率或低速数字电路的IC，封装选择贴片的，少用DIP等插接的封装。
4.4 Layout布局设计
PCB大小要合适：过大线路拉长，阻抗增加，抗噪声能力下降。过小则器件线路拥挤，散热较差，相邻线容易耦合干扰。设计时与ME做好沟通及调整。
电路模块的分隔：先进行电路模块的拆分，比如高速信号部分，电源部分，主控单元等。对应的模块放在一起，以便在空间上保证各组器件不至于互相干扰。不兼容的器件要互相分开，如发热的器件远离关键集成电路，敏感器件远离时钟等信号。
元器件布局：把互相有关的器件尽量靠近放置，布线要尽可能的粗，短，以获得比较好的抗干扰能力。按照电流的走向对各功能单元位置进行布局，使信号流通，尽可能保证一定的方向。高频下的电路，要考虑器件之间的分布参数。尽可能是他们平行排列。IO驱动链路尽量靠近板边。
4.5 Layout叠层设计
基于成本角度，一般设计为4层板（ S1+GND+POWER+S2 ）
平时最常用的一种方式。从板的结构上，也不适用于高速数字电路设计。因为在这种结构中，不易保持低电源阻抗。以一个板2毫米为例：要求Z0=50ohm. 以线宽为8mil.铜箔厚为35цm。这样信号一层与地层中间是0.14mm。而地层与电源层为1.58mm。这样就大大的增加了电源的内阻。在此种结构中，由于辐射是向空间的，需加屏蔽板，才能减EMI。
这样的叠层设计大致有两种形式：一是均匀间距，另外一种是非均匀间距。
对于均匀间距的设计来说，最大的优点在于电源和地之间的间距很小，可以大幅度降低电源的阻抗，提高电源的稳定性，但缺点在于两层信号层的阻抗较高，通常在105到130之间，而且由于信号层和参考平面之间的间距较大，增加了信号回流的面积，EMI较强。
而采用非均匀间距的设计，就可以较好的进行阻抗控制，信号靠近参考平面也有利于提高信号的质量，减少EMI，唯一的缺点就是电源和地之间的间距太大，造成电源和地的耦合减弱，阻抗增加，但这一点可以通过增加旁路电容来改善。实际高速电路设计一般要求进行阻抗控制和提高信号质量，所以较多的采用非均匀的四层板设计，两层信号层的空白区域也可以进行大面积的铺地处理。
还有一种较为特别的设计是表层和底层作为地和电源层，而中间两层作为信号走线层，这对EMI抑制和散热等方面较为有利，但是也带来很多不良的效果，比如很难进行测量和调试，工艺焊接，装配时会有一些困难，另外电源和地的耦合也需要使用大量的旁路电容实现，一般不建议采用这种方案。
成本允许的情况下，可以在PCB上增加屏蔽罩来提高EMI及EMS能力。
4.6 Layout布线设计
原则
1）增大走线的间距以减少电感耦合和电容耦合的干扰；
2）平行的布电源线和地线以使 PCB 去耦电容达到最佳；
3）将敏感的高频线布在远离高噪声电源线的地方；
4）加宽电源线和地线以减少电源线和地线的阻抗。
分离
布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。在线与线、边沿到边沿间的隔离遵循3W20H规则。
所谓 3W 规则是指为了减少线间串扰，应保证线间距足够大，当线与线中心距不少于 3 倍线宽时，则可有效降低线与线之间的电场和磁场耦合。为了进一步减小磁耦合，将基准地布放在关键信号附近以隔离其它信号在线上产生的耦合噪声。
20H是指多层板电源平面要比地平面边缘缩进两个平面之间间距的20倍以上。这样，电源被地包围在地平面之内，大减小了向外辐射的机会。
保护和分流
设置分流和保护线路的目的是对关键信号，如对在一个充满噪声的环境中的系统时钟信号进行隔离和保护。PCB内的并联或者保护线路沿着关键（敏感）信号的线路布放（包地）。
信号线经过时钟线时要尽量垂直走，晶体下面不要有走线。RESET等敏感线路也不要太靠近板边缘，不要与大电流、高速开关平行。
避免阻抗不连续及形成尖锐的拐角
信号路径的宽度从驱动源到负载应该是常数。改变路径宽度会对路径阻抗（电阻，电感，和电容）产生改变，从而产生反射和造成线路阻抗不平衡，所以最好保持路径的宽度不变。在一个线条中形成尖锐的拐角也可以引起阻抗的非连续性。因为这个尖锐的拐角会使线条的一个部分与另一个部分之间形成杂散的寄生电容，在内部的边缘也会产生集中的电场，易导致放电。该电场能产生耦合到相邻路径的噪声，因此，当转动路径时全部的直角路径应该采用平滑曲线转向或45°的转向，这种布线方式对上升时间在1ns 以下的信号传输尤为重要。
死铜
死铜必须删除，除了这些，还有一些铜块虽然是跟地连起来了，但与连接不是那么可靠，只连了一点，而大面积的铜都是悬空着的，这些也必须删除。
地设计：电子设备信号参考地。
在 PCB 设计中，其接地是指接信号参考地。信号电流经过一个低阻抗的路径返还其驱动源，这就是信号地的作用。在实时高速控制系统中，维持一个低阻抗、大面积的地是至关重要的，因此，应尽可能增大地线的面积。在单层（单面）PCB 中，接地线的宽度应尽可能的宽，地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。在双层 PCB 中，另外的一种布局是将接地层放在一面，信号和电源线放于另一面。在这种布置方式中，将进一步减小信号回路的电感，以及减小辐射环路和对外界干扰的敏感度。
分离电源面和地面的绝缘薄层存在 PCB 电容，电源线和地线的平行布放也将导致这种电容效应。PCB 电容的一个优点是它具有非常高的频率响应，以及均匀的分布在整个面或整条在线的低阻抗电感。它等效于一个均匀分布在整个板上的去耦电容，没有任何一个单独的分立组件具有这个特性。在多层 PCB 中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的 PCB 电容。速度最快的关键信号应当放在临近接地面的一边，非关键信号则布放为靠近电源面。当电路需要不止一个电源供给时，可以采用接地层将每个电源分开。
参考地与整机结构设计上的连接接触面积要多，导通阻抗低，稳定，提供一个稳定的平面和良好路径。
一般PCBA上使用多点接地（地层），与钣金件金属连接使用并联单点接地.