标准单元standard cell是ASIC设计流程中作为基本构建块使用的定义明确和预先表征pre-characterized的单元。
注:这个表征也就是我们通常所说的K库。
所有这些cell的高度相等，可以轻松放入标准单元行row中，并节省了大量ASIC设计时间。
标准单元的布局
所有标准单元的高度都相同。在下图的帮助下，对标准单元的主要特征进行解释。
标准单元布局样式
在标准单元的顶部，有VDD rail，底部有VSS rail。两个电源导轨都拉入Metal-1层。在VDD rail和VSS rail之间有三个主要区域，一个nwell区域、一个nwell和pwell区域的间隙。nwell区域靠近VDD rail，pwell区域靠近VSS rail。pMOS晶体管建在nwell内部，因此所有pMOS晶体管都在cell的上半部分，同样，所有nMOS都在标准单元的下半部分。
原理图的布局可以用各种方式绘制。例如，NAND门的布局可以按照以下两种不同的风格绘制。
NAND门的示意图
NAND门的布局
NAND门的布局
上面的三张图片显示了NAND门的原理图，以及这个原理图的两种不同布局。
第一个布局图中，两个nMOS都不在同一高度，但在第二个布局中，所有nMOS都处于一个高度，所有pMOS都处于一个级别。
第二个布局图这样的风格有很多优势：
1.节省面积：对于所有标准单元来说，nwell和pwell都处于同一水平，因此它们可以轻松地形成一个共同的井，从而节省了许多面积。
2.APR工具的轻松放置：所有标准单元的高度相同，可以轻松地安装到标准单元行中，因此APR（Automatic Place and Route）可以轻松执行。它们还为所有标准单元在同一位置设有power rail，因此电源也可以轻松连接。
3.易于路由：标准单元的所有引脚都位于水平tracks和垂直tracks的交叉点，因此通过APR工具可以轻松路由它们。
标准单元中的tracks：
tracks可以被定义为绘制金属层的线。tracks意味着一个M1间距。标准单元的高度通常以其内部的tracks数来衡量。就像6T标准单元意味着标准单元的高度是M1的6 tracks。下图给出了13T标准单元的示例。
13T高度标准单元
在上述示例中，一条track的高度为190纳米。因此，cell的总高度为13T = 2470 nm（13 x 190），宽度为5T = 950 nm（5 x 190）。
各种高度的标准单元库：
一般来说，有各种标准单元库，具有不同标准单元的tracks数量。通常有三组标准单元库，其特征是小晶体管标准单元、大晶体管标准单元和中晶体管标准单元。6T、12T和9T尺寸标准单元的示例如下所示。
标准单元的不同高度
小型晶体管标准单元用于高密度设计，这些cell功耗低。大型晶体管标准单元面积大，但性能非常好。中型晶体管标准电池在大晶体管和小晶体管之间trade off。因此，面积/功耗与性能之间存在trade off。下图显示了一个比较。
不同高度标准单元的性能和面积之间的权衡
这些cell的各种应用如下。
小型晶体管cell（6T cell）
最小面积和低功耗
移动应用
超低功耗应用
嵌入式微控制器
大型晶体管cell（12T cell）
大面积
高性能和速度
高速计算
关键模块
中晶体管cell（9T cell）
平衡面积和性能
通用计算
图形处理器
通用电路