随着开发尖端芯片的复杂性不断增加，减少晶圆边缘、斜面和背面的缺陷变得至关重要，因为单个缺陷可能会对多个工艺和多芯片封装造成巨大的成本损失的影响。
这种情况因混合键合等工艺的广泛推广而变得更加复杂，这些工艺需要表面完美无瑕，同时在多芯片/芯粒设计中，对可靠性的要求日益增加，潜在缺陷可能导致多个芯粒报废。找出缺陷的根本原因，并确保其不是系统性的、不会对所有晶圆的良率产生影响，可能会导致数月的延误。
在300mm晶圆边缘生产高良率芯片之所以如此困难，原因众多，包括晶圆均匀性、工艺变化以及薄膜应力等多层效应。保持晶圆间的均匀性尤其困难。前沿设计可能需要每片晶圆进行多达1,000个工艺步骤，包括图案化、沉积、蚀刻、CMP和电镀。尽管静电卡盘和晶圆边缘环是专门为提高工艺均匀性而设计的，但边缘条件仍会下降。干法和湿法工艺都有使用，但湿法蚀刻也会损坏晶圆边缘——这是3D NAND工艺中的一个关键问题，因为3D NAND工艺正在迅速转向混合键合。
最糟糕的情况是，边缘缺陷可能是晶圆破损的罪魁祸首，且成本尤其昂贵。Bruker英国工厂经理John Wall表示：“边缘缺陷可能是晶圆厂中晶圆破损的主要原因，这会中断生产线并导致非常高的成本。”成本与产品损失、清洁工艺室的时间有关，最重要的是，需要找到破损的根本原因。
“晶圆破损最常发生在快速热退火或CMP等加工步骤中，”Wall说道，“但作为破损前兆的缺陷可以在该步骤之前的许多不同工艺步骤中形成——例如，通过影响晶圆边缘的处理错误。如果晶圆上不存在这些缺陷，那么晶圆在RTA或CMP期间就不会破损。”
根据具体器件和产量，提高晶圆边缘的芯片良率可以带来可观的回报。DR Yield首席执行官Dieter Rathei表示：“晶圆边缘仍有很大的提升良率的潜力。”根据工艺的不同，专注于提高边缘良率可能需要工艺、产品和良率工程师团队的资源，这可能会花费不菲。“良率潜力很大，但这基本上是一个经济问题，即为获得最后百分之几的良率增益所做的努力是否具有成本效益。”
晶圆边缘缺陷
晶圆边缘的缺陷包括颗粒、碎片、划痕、薄膜剥落等。在产品开发阶段，必须尽早发现表面缺陷以及硅和外延层中的体积缺陷，如晶格空洞和滑移，以便在大批量生产中发现这些缺陷。光学方法通常使用红外散射法来检测针孔或气穴等隐藏缺陷。X射线衍射成像(XRDI)可以识别Si/SiGe超晶格结构中的外延层位错，这会影响FinFET和环绕栅极结构中的晶体管特性。使用电压对比度的电子束计量可以帮助识别CD和覆盖变化，这些变化可能会因晶圆上的薄膜应力和翘曲而加剧。
尤其是3D NAND堆栈，在将多个存储器堆栈绑定到逻辑外围晶圆上之前，需要确保存储器堆栈良好无损。PDF Solutions技术研究员Tomasz Brozek表示：“人们在制造过程中使用双重图案和双重蚀刻（光刻-蚀刻、光刻-蚀刻），但器件中从一个芯片到另一个芯片的最终电气错位不仅与光刻有关，还与蚀刻图案、薄膜均匀性和CMP均匀性有关。”例如，由于蚀刻和CMP中的翘曲或工艺不均匀问题，晶圆边缘区域可能会出现最大的变化。
“通过使用设计检测测试结构和具有电压对比的电子束探针，可以对结构进行电气测量，以识别晶圆上对准（覆盖）和临界尺寸线宽的最小变化，”Brozek表示，“因为你想将好的芯片堆叠在好的芯片上，所以在堆叠芯片之前需要了解其电气特性。但这已经实现了。”
3D NAND制造中还存在其他变化问题，数百层薄膜的堆叠也增加了损坏晶圆边缘的机率。特别是，非常长的湿蚀刻会导致晶圆边缘出现残留物、粗糙度和损坏，材料可能会剥落、漂移到其他区域，并产生导致半导体器件故障的缺陷。
在先进封装应用中，向2.5D和3.5D配置的堆叠芯片的过渡对控制晶圆边缘轮廓的CMP步骤提出了严格的限制。在这里，晶圆之间的边缘卷曲必须保持一致，因为边缘轮廓对键合质量尤为重要。
起始晶圆
晶圆制造商以及芯片制造商使用无图案晶圆检测工具来确定所谓的裸硅、外延晶圆、SOI、硅基GaN和碳化硅(SiC)晶圆的质量。“不同衬底类型的缺陷检测要求不同。例如，在硅晶圆中，用于前沿节点的外延晶圆的检测要求具有更严格的工艺控制要求，最小缺陷尺寸要求达到纳米范围，”Onto Innovation产品营销高级经理Burhan Ali说道。
无图案晶圆检测通常采用基于光学图像或激光散射测量法的方法，这些方法可以有效捕捉晶圆正面和背面的表面缺陷，如颗粒、划痕和凹坑。符合或超过工艺规格的裸晶圆将被运送到晶圆厂，晶圆厂通常使用相同的检测方法进行进货质量检查。
整个晶圆厂还部署了无图案检测，以监控工艺工具，检查晶圆生产线（所谓的假晶圆）中是否存在颗粒或其他污染物。此外，基板制造商使用红外散射法或X射线衍射成像等技术检查批量缺陷，以穿透晶圆表面并检测出针孔或气穴等缺陷。
检查晶圆正面、背面和斜面
图案化晶圆检查平台用于检测晶圆正面、背面和斜面（圆边）的缺陷（见图1）。“裸晶圆和图案化晶圆的斜面检查通常使用明场和/或暗场照明进行，使用多个摄像头进行覆盖，以确保晶圆的顶部斜面、顶点和底部斜面没有盲点，”Ali表示，“晶圆旋转以获取整个斜面图像，然后根据该图像对缺陷进行分类。”
图1：晶圆边缘图像显示了斜面、顶点和块状硅区域以及背面缺陷。
来源：Onto Innovation
在线光学检测通常用于检测工艺中的偏差，并区分良好芯片区域和有缺陷芯片区域。“一些比较流行的方法是黄金芯片比较、芯片间比较和基于CAD的检测，”Ali说道。
自动缺陷分类(ADC)通常采用机器学习算法来提高分类准确性和速度。高级ADC适用于所有表面、背面、正面和斜面（包括凹口）。“客户希望更快地获得结果，以优化他们的流程并最大限度地减少审查时间，”Ali表示。晶圆凹口用于精确定位工艺工具内的晶圆。但晶圆边缘的凹痕进一步揭示了硅晶格的晶体取向（111、100或110取向），设备工程师选择这些取向来优化设备的电气性能。
晶圆背面最常见的缺陷之一是热点。在深紫外或极紫外光刻过程中，背面颗粒会在图案化过程中改变焦深。此外，背面缺陷还可能导致蚀刻和离子注入过程中的工艺不均匀。在极端情况下，当晶圆在静电吸盘上被拉平时，背面颗粒还可能导致晶圆破损。
晶圆斜面处理也可能与颗粒问题有关。“晶圆的斜面经过了各种处理，甚至可能还有来自背面的颗粒越过边缘，”DR Yield的Rathei说道，“例如，EBR（边缘珠去除剂）会产生斜面效应，而且由于边缘出现故障，因此会出现光刻图案缺陷，因此光刻覆盖和CD错误更为严重。
当背面粒子移动到正面器件时——无论是在处理、加工过程中，还是在前开式晶圆传送盒(FOUP)中运输时，它们都有可能成为致命缺陷。边缘珠去除工艺可去除湿化学形成的光刻胶或显影剂珠。光刻轨道系统中的其他工艺包括在晶圆过渡到下一个工艺步骤（通常是等离子或反应离子蚀刻(RIE)室）之前对背面晶圆进行清洁和干燥。
成品芯片的电气性能变化在先进封装中变得尤为重要，其中相同类型的芯片（例如HBM4）配对并堆叠在一起，异构芯片（例如SRAM和处理器）堆叠在一起，或者异构芯片（例如HBM和处理器）横向互连。
由于许多晶圆边缘缺陷都是由工艺室内的晶圆定心误差引起的，因此必须配备传感器来确保晶圆每次都位于其卡盘的中心。“例如，示教传感器有助于确定晶圆在蚀刻室中的中心位置，”Nordson Test & Measurement WaferSense高级项目经理Vidya Vijay说道，“精确定心至关重要。任何偏离中心的情况都可能导致严重的成品率问题。因此，可以训练机器人和末端执行器将晶圆放置在中心位置。”
对于沉积工艺，电容式传感器用于确保沉积室中喷头和基座之间的间隙完全相同，其中每个300mm工具通常有多个室。“这个间隙是一个非常关键的工艺标准，因为沉积厚度和均匀性的重复性和再现性取决于每个晶圆的一致间隙，”Vijay说道。
晶格缺陷
随着向3D结构的转变，例如FinFET、环栅FET和多层超晶格结构，必须监测外延层的质量。
“对于微缺陷，外延生长后的检查极其重要，” Bruker的Wall说道。外延层生长（CVD工艺）期间形成的微缺陷可能导致晶格失配、位错和滑移。这些是晶体缺陷，如果外延层生长失控，就会形成缺陷。
“你可以在硅/锗硅超晶格的材料中获得松弛或释放应变，”Bruker的Wall表示，“XRDI技术对这些类型的缺陷非常敏感。我们在晶圆的晶面的衍射平面上进行对齐。即使硅晶格中缺少一个原子，它也会扭曲晶格，产生一个可以延伸数十微米的强应变场。如果你放大来看，滑移就是当整个晶面移动并释放应变时发生的。”
关键是要捕捉超晶格结构中应变松弛的开始。“XRDI对松弛的开始很敏感，因此我们在某些情况下可以看到位错的形成，对比度很好。它提供了一种新的视角，可以更敏感地观察松弛的开始，因为在开始时，你的过程显然是失控的，”Wall说道。
混合键合和边缘卷边
混合键合需要严格的工艺控制——尤其是在键合工艺之前，因为键合晶圆表面上的任何颗粒都可能导致空洞形成。“随着铜垫的关键尺寸和间距缩小，越来越小的颗粒可能会导致影响良率的空洞，”Onto Innovation的Ali说道。
对于晶圆对晶圆键合（目前最常用的混合键合方法）而言，需要使用灵敏度更高的光学检测工具来检测这些较小的缺陷。键合后还需要进行额外的检测步骤，以确保电介质对电介质和Cu/Cu表面之间的键合没有空隙。
另一种在先进封装领域得到越来越多应用的光学技术是白光干涉测量法(WLI)，它是光学轮廓仪的一个分支。WLI是一种非破坏性技术，具有2毫米的宽视场，同时提供足够的横向和纵向分辨率来表征晶圆边缘卷边。
“滚降对晶圆的粘合效果起着重要作用，” Bruker技术和应用开发总监Samuel Lesko说道，“例如，这些晶圆通常经过多个CMP步骤，因此跟踪晶圆的形貌非常重要——下降速度和下降长度。光学轮廓仪在垂直方向上具有极高的纳米灵敏度，这有助于在晶圆周围以不同角度重复测量滚降，作为粘合前的质量控制。”
Lesko补充道，白光干涉仪和AFM在表征CMP工艺方面都发挥着重要作用，在CMP工艺中，铜的抛光速度比电介质快，从而导致一些铜凹陷。凹陷必须在整个晶圆上极其均匀，以确保所有铜连接在退火时完成。
结论
为了最大限度地提高晶圆边缘芯片的良率，晶圆厂正在采用计量和检测方法的组合，并辅以ML算法以更快地获得结果。混合键合的转变对晶圆边缘属性施加了新的限制，必须满足这些限制才能提供高良率的晶圆间键合。