专访普渡大学魏体伟:研发芯片级“两相冲击射流冷却”技术将散热效率提升百倍,正筹建公司实现技术转化

全文3999字,阅读约需12分钟,帮我划重点

划重点

01普渡大学魏体伟教授领导的研究小组开发出一种创新的“芯片级直接两相冲击射流冷却”方案,可大幅提高数据中心整体热性能。

02该技术将芯片热阻降低两个数量级,散热效率提升50至100倍,同时降低泵系统的流体输送功率。

03除此之外,魏体伟教授还在同步推进多项芯片散热技术的研发,包括具有超高热导率的各向异性热界面材料等。

04未来数据中心的散热技术将是封装级、芯片级的液体冷却,魏体伟教授计划成立公司实现技术转化。

以上内容由腾讯混元大模型生成,仅供参考

近年来,AI 算力需求呈现爆炸式增长,随着 AI 芯片性能的不断提高,其背后的推手 —— 大型数据中心的功耗和发热量也随之攀升,带来了日益严重的电力消耗及散热问题
以美国为例,用于承载计算机、存储系统和计算基础设施的数据中心,约占美国总电力消耗的 2%,而数据中心的制冷占据整体数据中心能源使用量的高达 40%。除了能耗巨大,数据中心产生的热量也极为严重,散热不良不仅影响设备的稳定运行和使用寿命,还限制了计算能力的进一步提升。
传统的风冷散热方案已无法满足未来大型数据中心的散热需求。为了开发面向未来数据中心的新型散热技术,美国能源部能源高级研究计划局(ARPA-E)于 2022 年发布了“COOLERCHIPS”计划,旨在优化数据中心信息处理系统的能源、可靠性和超高碳效率。该计划投入了 4,000 万美元用于推动数据中心冷却系统的先进技术研究项目,目标是将数据中心的 IT 设备工作负载的冷却能耗从目前的 30%-40%,大幅降低到数据中心总能耗的 5%。
ARPA-E 选定了包括公司(英特尔、英伟达、雷神技术研究中心及惠普)和大学在内的 15 家单位,共同启动 COOLERCHIPS 计划。作为入选的 15 个项目之一,普渡大学机械工程系魏体伟教授领导的研究小组将开发一种创新的“芯片级直接两相冲击射流冷却”方案,可大幅提高数据中心整体热性能,同时降低泵系统的流体输送功率,为数据中心散热提供了一种新策略。
该设计包括用于冷却结构拓扑优化的新算法,用于多孔性润湿层的激光粉床熔融直接打印的新型芯片级直接打印方法,以及用于增材制造的多输入 / 多输出流体分配集成管路。
近日,「问芯」采访到了普渡大学的魏体伟教授。在采访中,他就芯片级两相冲击射流液冷技术的原理、芯片级封装散热技术的研发和未来发展方向,以及芯片三维集成封装等多个方面进行了分享和解读。
图片图|美国普渡大学机械工程系助理教授魏体伟(来源:受访者)
魏体伟博士毕业于欧洲微电子研究中心(imec),其研究方向主要围绕芯片级三维系统集成以及散热技术。随后,他加入了斯坦福大学机械工程系纳米传热研究组进行博士后研究。在 2022 年,魏体伟正式加入了美国普渡大学,并担任该校机械工程系的助理教授。他实验室(Semiconductor Packaging Laboratory: https://s-pack.org/)当前的研究方向主要包括芯片级三维系统集成技术、半导体互连和封装技术,以及芯片级散热技术等领域。
两相冲击射流液冷技术可将芯片热阻降低 2 个数量级
“数据中心用于承载计算机、存储系统和计算基础设施的电力消耗约占美国总电力消耗的 2%。数据中心耗电很大程度上主要是由于数据中心的散热效率较低所导致的,因此,解决了散热问题能够带来更好的节能效果,同时减少电力消耗。这也是能源部门启动项目招标的原因。”魏体伟解释道。
传统的散热技术往往是在芯片封装完成后,在其表面涂覆一层热界面材料导热胶,再通过外接的风冷或水冷散热器来实现冷却降温。然而,这种散热方式的热阻受限于芯片表面和散热器之间的这层低热导率热界面材料,也是目前散热技术的主要局限所在。
“我们提出的解决方案就是专门针对下一代数据中心散热的‘芯片级两相冲击射流直接冷却’技术,目前已经获得美国能源部 200 万美元的资助。”他表示,“当然,ARPA-E 提出的要求也非常严格,其中一个核心指标是需要达到一定的超低芯片热阻以及系统流体输送功耗。”
所谓热阻,是指当有热量在物体上传输时物体两端温差与热源的功率之间的比值,这是评估一项散热技术性能高低的重要指标之一。
如何降低热阻是当前业界在芯片散热技术领域最具挑战性的核心问题。“目前,传统的芯片散热技术的热阻最低可达到 0.3 K/W 左右,而采用两相射流冲击冷却技术的芯片散热热阻值则可降至 0.0035 K/W,降低了两个数量级。这样的降温效果使芯片的温度能够被降低到非常低的水平,与传统散热技术相比,散热效率提升了 50 至 100 倍。”他指出。
图片图|芯片级两相冲击射流直接冷却技术原理示意(来源:受访者)
在技术原理方面,“两相冲击射流冷却”技术是将充满液体的微通道直接构建在微芯片封装内部,当芯片产生热量时,液体被加热至沸腾,产生的蒸汽带走热量,随后蒸汽冷凝并再次循环,重新开始冷却过程。
“需要注意的是,我们开发的这种散热技术并不仅仅是简单地打个孔通,其中包含了多层微纳加工的微小结构设计,形成了一个非常复杂的多层气液输运分布系统。这样的设计不仅能够高效散热,还能够减小液体流动阻力。事实上,这是一个十分复杂的多学科交叉工程,涉及到芯片、电、热以及机械结构的协同设计。”魏体伟指出。
图片图|两相冲击射流直接冷却解决方案实拍(来源:受访者)
通常情况下,CPU 的封装外层为金属材质的盖板(Lid),盖板上涂覆有热界面材料,然后与散热器相连接。在金属盖板和芯片之间也填充有热界面材料。然而,由于多层热界面材料和复杂的热界面接触,导致芯片的总体热阻很高,散热效果无法满足未来高功率密度数据中心的散热需求。
液体冷却方案越靠近芯片,芯片结温到流体的总体热阻就会降低,散热效率也会提高。”魏体伟指出,“我们的散热方案直接跳过了两层热界面材料,将芯片背面全部暴露出来,让液体射流直接冲击在芯片背面上,真正实现了芯片级的封装冷却散热。同时,通过系统流阻设计优化,我们还降低了散热系统能耗。换句话说,我们让冷却剂直接在芯片封装内部流动进行散热。” 他说道。
“除此之外,这个研究项目的独特之处在于跨尺度多层级散热优化,不仅需要关注于半导体微芯片和芯片封装层面的散热设计,还需要考虑散热组件、机架、系统层面,以及数据中心本身的布置,从微观到宏观,所有这些方面都需要紧密相连,共同实现高效冷却及节能。”他指出。
“此前,我们曾开发出一项单相的冲击射流散热技术,将芯片封装到散热器之间的两层热界面材料全部去掉,实现了更高效的芯片级直接冷却散热。事实上,我们原先开发的‘单相冲击射流’技术已经取得了不错的散热效果。该技术可以使每平方厘米的芯片冷却能力达到 350 W,或每平方毫米约 3.5 W,比常见的冷却器提升了 3.5 倍。”魏体伟说道,“但考虑到未来数据中心的更高散热需求,我们此次开发了这种‘两相流’技术,以进一步提升散热效率,目标是可以使每平方厘米的芯片冷却能力达到 500 W 到 800 W。”
“现阶段,除了‘芯片级两相冲击射流冷却’技术外,我们还在同步推进多项芯片散热技术的研发。其中,我们正在研发一种具有超高热导率的各向异性热界面材料。简单来说,就是在芯片的外层封装金属盖板上集成我们开发的新型热界面材料,通过与高效的液态散热冷却板的结合也能够实现更佳的散热效果。这种设计能够消除冷却液体直接接触芯片硅背面可能带来的可靠性风险。”他介绍说。
“与此同时,我们团队目前正在与英特尔、Meta 等公司进行洽谈,商讨和探索一种更为灵活、可拆卸的封装级液态散热集成方案。”他表示。
“未来数据中心的散热技术将是封装级、芯片级的液体冷却”
谈及未来针对大型数据中心的理想散热解决方案,魏体伟认为液态冷却一定是未来的趋势。“具体要区分不同时间段,在短期内,比如未来 3-5 年,借助‘高热导率热界面材料 + 高性能散热器’可以应对一定的散热需求,但这种散热方式仍然需要一层热界面材料。”他表示。
“而在中长期,比如 5 年乃至 10 年之后,散热技术将不再依赖于热界面材料。这也是 COOLERCHIPS 项目计划所要解决的问题,即开发面向下一代数据中心的新型散热技术。因此,未来一定是面向封装级、芯片级的直接液态散热技术。”魏体伟说道。
不同于市场上常见的散热技术,如显卡通常采用的热管散热技术,以及智能手机采用的真空腔均热板散热技术(Vapor Chamber)等。“我们现在所开发的单相、两相液体散热属于芯片级的散热技术。这些技术面向数据中心、通讯基站以及汽车(例如用于智能驾驶芯片散热)等领域,而目前阶段还无法用于消费电子和微型设备领域。主要原因在于考虑到体积问题,主动散热需要水泵,而微型电子设备如手机等难以进行这种集成,更多依赖于被动散热技术。”他表示。
“目前,包括热管、真空腔均热板等通常在工厂生产出成品,然后使用导热胶将其集成在芯片上。总体而言,这些设备都属于封装外组件散热的范畴,而我们团队开发的则是将散热封装到芯片内部、集成在芯片中。”魏体伟指出,“开发芯片级散热技术涉及到微纳加工、芯片封装集成等多种前沿技术,其中存在许多技术壁垒,但却能带来更佳的散热效果。”
“除了开发芯片级散热技术,我们课题组同时也在围绕芯片的三维系统集成和封装技术展开研究。”他介绍道。
随着电子设备对器件小型化、多功能系统集成等需求的增加,芯片的三维集成封装技术展现出广阔前景,并变得越来越重要。“三维集成通过在垂直方向上堆叠多层芯片来提高集成度,能够降低金属互连线长度并减小互连延迟,是当今‘后摩尔时代’下推动半导体工艺技术发展的主要动力。”魏体伟表示。
在他看来,芯片三维集成封装的关键互连技术有两点,第一,硅通孔技术,第二,芯片键合技术。“我们实验室目前正在围绕这两项核心技术展开研究,具体而言,我们关注的是亚微米级的硅通孔和芯片键合技术。”他说道,“目前台积电硅通孔技术通孔的直径大约是 10 微米,已经实现商用,而我们正在开发的是 500 纳米,尺寸更小,可以集成更多,但随之而来的是难度更大。”
值得一提的是,不久前,魏体伟团队研发的一种新型的用于细间距铜 / 锡微焊球三维互连的铜微孔辅助键合方法,荣获了 2024 年度国际电子封装大会的奖项。
图片图|基于铜微孔辅助键合的三维集成封装技术示意(来源:受访者)
据介绍,今年 11 月,普渡大学将举办一场电子和光子封装可靠性研讨会(REPP),魏体伟担任该研讨会总主席。“可靠性在半导体封装设计和制造中常常被忽视,我们举办此次研讨会希望能够聚集电气、材料、机械以及计算机工程师和科学家,共同探索电子和光子封装领域的最新技术。”他表示。
产业化层面,围绕芯片封装,魏体伟在国内已经获得了 10 余个技术专利;在美国,他在芯片级封装及散热领域已经取得了 6 个技术专利授权。
“我们围绕芯片级散热技术项目获得了 ARPA-E 的资助,而 ARPA-E 还有另外一个重要使命是资助年轻学者并鼓励他们将开发的先进技术推向市场。因此,基于这些专利,我计划在不久的将来成立一家公司,开发芯片级散热技术和用于封装在芯片内部的高热导率新型热界面材料。”魏体伟说道。
参考资料:
1.https://medium.com/purdue-engineering/making-semiconductors-dense-and-cool-457a5e1db221
2.https://engineering.purdue.edu/ME/News/2023/from-micro-to-macro-cooling-data-centers-from-the-inside-out